








After   the   successful   installation   of   the   present   ATLAS   Pixel   Detector   in   2007   and   its 
commissioning   in   2008,   the   ATLAS   Pixel   Collaboration   is   now   targeting   the   needed 
enhancements   foreseen   for   the  Phase­I   upgrade   of   the  LHC.  This   paper  will   describe   the 
ongoing work for the new “Insertable B­Layer” (IBL) from the point of view of the overall 
architecture, the electronics and chosen design implementations. We are currently finalizing the 

























46.080,   50 x 400 m2  pixels   and   a   digital  Module   Controller   Chip   (MCC)   that   provides 
configuration and readout capabilities. The electronics, and the overall architecture, has been 
designed to cope with the design luminosity of 1034 cm­2s­1. The Large Hadron Collider (LHC) 
has  planned an upgrade of   the  machine  in   two distinct  phases  during  the first  10 years  of 







will   be   3 x 1034cm­2s­1.   Since   the   replacement   of   the   existing   B­Layer   has   shown   to   be 


















to   about  25 cm.  Of   course  a   completely  new electronics   and  architecture,  will   have   to  be 
developed for SLHC. As simulation studies show that data rates of the outermost layers are 
comparable to the ones foreseen for the IBL we decided to develop an electronics that could be 
used,  maybe  only  with  minor  modifications,   for   both   the   IBL and  the  outer   layers  of   the 
detector foreseen for SLHC.
















simulations   of   the   current   detector,   have   been   performed   to   correctly   understand   current 

















need of  enclosed  transistors.  This  allows the realization of  much denser  designs  even with 
smaller   pixels.  The   new  Front  End   chip   (FE­I4)  will   have   80   columns   and   336   rows   of 







configuration,   trigger   and   timing   handling   issues,   together   with   event   building,   currently 
performed by the MCC, will have to be moved inside the new FE chip. This added complexity, 
































































and communication from/to  the End of Column (EoC).  Figure 3­A shows the actual  FE­I3 















hit  pixel,   in digital   format,   locally  inside  the pixel  and only read out   the  information  if  an 






cell   in   so  called   regions.  The  digital   logic  of   two pixels  belonging   to  a  double  column  is 
therefore grouped together. If we group N adjacent pixels of a double column we form a so 
called “2 x N region” that shares all the digital logic of the 2 x N pixels belonging to the same 






































The  new architecture  has  been   fully  evaluated  using  a   simulation   tool  written   in  C++ 
developed for this purpose. Hit and data rates information was coming from a full physics based 
simulation of the current layout of the new IBL, that corresponds to three times LHC, while 
SLHC conditions  are  approximately  ten  times LHC in  terms of  data   rates.  Simulations  are 
extended up to expected SLHC hit rates in order to evaluate design margins, even if FE­I4 is 
intended to work for IBL and the outer layers of SLHC. For the innermost layers of SLHC a 







A parametric   Verilog   description   of   the   complete   digital   region   has   been   developed   and 
automatic place and route tools were used in order to be able to quickly evaluate the maximum 
number of  storage cells   that  could possibly  to  fit   inside a particular  implementation of  the 
digital region. For the time being a target region with size of 2 x 2 pixels has been chosen as the 












are   different   in   case   of   downlink   or   uplink   communication.   As   a   consequence   the 
communication protocol between the ROD and the FE chip is essentially the same 40 Mb/s 




The   incoming  40  MHz  system clock  will  be   internally  multiplied  by  a   factor   of   two  and 







































time   being   each   Pixel   region   (formed   by   four   distinct   pixels)   has   to   transmit   20   bit   of 
information   (four   4­bit   ToT   charge   information   and   4­bit   information   to   know   if   the 
neighbouring pixels have some information related to the same event) and is uniquely identified 
by an 8­bit row and 6­bit column address. Event length is not known until the whole event is 
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